三个级别的异质性都会导致系统可重新配置

在1月22日于加利福尼亚州圣何塞举行的下一个FPGA平台活动上，何塞·阿尔瓦雷斯(Jose Alvarez)概述了异构集成的三个层次，这是英特尔PSG CTO的何塞·阿尔瓦雷斯。这是一个简单的分类法。首先，在芯片级别(设备级别)存在异构集成。其次，在系统级别存在异构集成。第三，在软件级别存在异构性。这三个级别的异质性都会导致系统可重新配置。

可以在下面与The Next Platform联合创始人Timothy Prickett Morgan进行的问答环节中查看Alvarez的主题演讲，在本文的后面。

芯片级异构性是设备封装内部的异构集成，并且与小芯片的概念紧密相关。我们正在构建更复杂的系统，更大的系统，并且使用大型单片半导体构建更大的系统非常困难。大芯片的成品率不及小芯片或小芯片的成品率。用较小的组件构建这些系统更加实用，更经济。从系统的角度来看，我们可以使用小芯片做出更好的半导体设计决策，因为我们不必从一个半导体工艺节点到另一个半导体工艺节点都重新设计每个小芯片。某些功能以其现有形式可以很好地运行。当有更新的技术节点出现时，没有理由重新设计这些功能。

异构集成已经在生产中。这是一项非常重要的技术，英特尔致力于基于芯片的设计策略。例如，英特尔®Stratix®10FPGA和英特尔®Agilex™FPGA基于异构集成，并且这些器件现已投入生产。实际上，英特尔Stratix 10 FPGA已经投入批量生产多年。

基于芯片的IC设计和制造使Intel能够构建具有硅验证功能的系统，包括高速串行收发器，存储器接口，以太网和PCIe端口等。基于小芯片的设计还允许英特尔开发针对不同工作负载的目标架构，并将其更快地推向市场。

由于这些原因，英特尔积极鼓励基于小芯片的行业生态系统的发展。我们以几种方式做到这一点。例如：

英特尔开发了嵌入式多芯片互连桥(EMIB)技术，这是一种嵌入式多芯片互连桥，用于将小芯片与标准互连互连。

英特尔开发了高级接口总线(AIB)，它是英特尔发布的一种PHY，它是一种开源的，免版税的高性能小芯片互连。

英特尔最近加入了CHIPS(用于接口，处理器和系统的通用硬件)联盟，该联盟是一个致力于鼓励基于芯片的开发的协作性行业组织。

巧合的是，我们的创始人之一戈登·摩尔(Gordon Moore)于1965年发表了一篇论文，题为“将更多组件塞入集成电路”。这是一篇很短的论文。只有四页，包括图片，它非常有名。这篇著名论文的第二页包含一条被称为摩尔定律的陈述：

“最低零件成本的复杂性每年以大约两倍的速度增长。当然，从短期来看，如果不增加的话，这个比率有望继续下去。从长远来看，增长率尚不确定，尽管没有理由相信它至少会在10年内保持稳定。”

摩尔的声明预测，如今持续的半导体技术将呈指数级增长，而不是持续10年，而是持续50年以上!Moore论文的第三页继续提到，很可能使用集成到单个程序包中的较小组件来构建较大的系统可能会更好：

“事实证明，使用较小的功能(分别包装和互连)构建大型系统会更经济。大型功能的可用性，再加上功能性的设计和构造，应使大型系统的制造商能够快速，经济地设计和制造各种设备。”

甚至在1965年，戈登·摩尔(Gordon Moore)就知道芯片级，异构集成将是前进的一种方式。这就是英特尔今天正在做的事情：使用高级封装将公司的所有技术整合到一个IC封装中。